YoungLong 님의 블로그

Layout은 다음과 같이 처음 설계를 하였다. ind를 처음 사용해 보는것이라 IND를 연결할 때 어떻게 해야할지 잘 몰랐다. IND를 연결하는 방법은 아래의 그림처럼 OI로 IND를 연결하고 VIA Stack으로 OI -> M5로 연결하면 된다. 다음과 같이 연결할 때 VIA의 크기가 커지면(row 1 col 3) DRC 에러가 발생해서 여러개의 VIA를 깔아서 연결 라인을 여러개를 깔아야 할 것 같다. 위와 같이 Layout을 진행하고 Posim의 결과를 보았을 때 NF가 17dB가 나오는 것을 확인하였고 다른 시뮬은 더 이상 확인하지 않고 Layout 설계가 잘못되어서 NF가 크게 나왔다고 생각을 해서 수정을 하였다. 수정하는 과정에서 알게 된 것은 IND와 연결하는 mosfet or RE..

성능을 어떻게 더 좋게 만들 수 있을까 생각을 해보다가 논문들 가운데 AUX MUX를 사용하는 경우를 확인하였다. 해당 AMP의 기능은 CS stage의 소자 크기를 키우지 않고도 AMP의 gain이 CS stage의 gain이 합쳐져서 증폭되는 효과를 얻을 수 있다. 그리고 inv 사이에 저항을 통해서 셀프바이어싱을 하도록 하였다. 이를 통해서 얻은 결과는 amp가 없을 당시보다 더 좋아진것을 확인할 수 있었다. 엄청 큰 차이는 아니더라고 NF를 줄이는데 초점을 뒀기 때문에 추가하는 것을 결정했다. 최종 목표는 Post Simulation의 결과로 논문을 작성하는 것이기 때문에 이제 레이아웃 작업을 해야한다. 그렇기 위해서는 지금까지 썼던 IDEAL한 소자들을 모두 우리가 사용하고 있는 PDK 공정으..

회로를 설계할 때 가장 오래걸리는 과정이 디테일한 성능을 맞추는데 있다. mosfet의 W,L,finger Cap size, ind size에 따라 성능을 다르게 나오기 때문에 수식으로 계산한다고 해도 PDk에 따라 값이 달라지고 원하는 성능이 나오는데는 많은 시간이 걸릴 수 있다. 이를 해결하기 위해 여러가지 값들을 Sweep해서 시뮬레이션을 해서 맞는 값을 찾는 방법도 있지만 Optimization을 하여 회로의 최적화를 진행할 수도 있다. 먼저, 케이던스 시뮬레이션 툴에서 save OceanScript.ocn 파일을 저장할 수 있다. 그러면 터미널에 아래와 같은 .ocn 파일이 생긴다. 그럼 다음과 같이 시뮬레이션에서 선택한 analysis와 변수항목들이 들어가있다. 이 변수 항목은 ai_va..

이제는 Impedance matching을 해야한다. 1. LNA 설계할 때 매칭했던 network가 달려있기 때문에 우선 현 상태에서 임피던스 매칭 확인하기PSS+PSP로 S-parameter를 확인한다. 현재 z 값이 72.10-j32로 임피던스 매칭을 수정하여 50+j0 근처로 옮겨야 한다. 2. 임피던스 매칭 수정임피던스 매칭을 시작할 때는 매칭 network를 없애고 회로가 가지고 있는 임피던스를 먼저 확인한다. 그 후, 구글에 스미스차트 프로그램을 검색해서 나오는 상용 프로그램에서 어떤 회로를 사용해야하는지 간단하게 시뮬레이션을 실행한다. degeneration Ind만 달았을 때 임피던스가 53.88-j5.98 이 나와서 이 임피던스를 50+j0로 옮기기 위해서 shunt ind, se..

이전에 설계했던 LNA와 mixer를 합쳐야한다. 합치고 나서 확인해볼 사항이 1. Conversion Gain2. PAC LNA output node Gain & phase 3. MIXER noise figure4. LO-RF Isolation우선 이렇게 4개를 확인해서 결과가 어떻게 나오는지 확인하고 문제가 생기면 문제점을 파악하고 수정하는 방향으로 나아가려고 한다. 1. Conversion Gain은 PSS로 주기신호를 확인하고 Voltage db20을 확인해서 구한다. 2. PAC LNA는 PSS+PAC로 시뮬레이션을 돌리고 LNA output +,-를 gain과 phase를 확인해서 gain 이 충분히 큰지, 위상차이가 180인지 확인한다. 3. PSS+Pnoise를 확인해서 mixer의 N..

1. Mixer 전체 구조 LNA 에서 CG, CS stage 단의 전류 량이 다르기 때문에 LNA 역할을 해주는 마지막 단에 2,3mA 전류원을 달고 Bleeding circuit과 스위칭 스테이지를 설계한다. 2. Switching Stage DC operating pointSwitching Stage 쪽의 각 노드의 DC op 동작점을 확인하여 mosfet이 켜졌을 때 항상 Saturation이 되는 것을 확인할 수 있다. 3. Peaking IND 값 정하기 Switching Stage와 Bleeding Circuit, LNA의 각 stage의 기생캡들로 계산해서 나온 IND의 값은 각각 6.96nH, 6.175nH으로 나왔다. 4.Mixer Source Impedance 왼쪽은 CS 단..

기본 설계 구조는 이전 포스팅과 같이 가져가고 mosfet의 W,L,Bias의 값들을 설정했다. 1. 전체 회로 구조 이전과 달라진 점은 각 output node가 Mixer의 source stage에 달리기 때문에 output node에 mixer stage 단을 대체 해주는 Load 저항과 캡을 달아주었다. 임피던스 매칭은 CG stage를 설계할 때 맞춰주었다가 CS stage를 추가로 달고 약간 수정을 해주었다. 2. mosfet 기생 캡과 Noise cancelling Equation 기생캡이 주는 영향은 전하가 많이 쌓이게 되면 기생캡의 사이즈는 커지게 되고 그렇게 되면 신호가 느려지게 된다. 신호가 느려지면 phase가 느려지게 된다. Phase가 느려지면 NC LNA의 주된 회로 특성..

현재 회로 구조는 NC Singlended LNA를 두 개를 사용해 RF + - 신호를 받아서 출력 주파수를 Gilbert cell Mixer의 Switching Stage 로 보내서 믹서 역할을 진행한다. 설계를 하면서도 NC LNA에서 어차피 Diff로 출력이 뽑히는데 왜 single을 써야하지? 라는 생각을 했다. 이번 피드백에서도 굳이 single로 output을 뽑는 LNA를 두개나 사용하고 면적, 전류를 더 사용할 필요가 있을까? 라는 피드백이 있었다. 한가지 의문점은 그렇게 했을 때 Mixer의 스위칭 단에서 Noise cancelling이 이루어 질까 이다. 이루어진다면 바꾸지 않을 이유가 없다. 면적면에서, 전류면에서 모두 이점이기 때문이다. 이런식으로 설계를 나아갈 것 같다. 그..

현재 LNA의 출력 임피던스는 100.ohm 정도 나오고 전류는 6mA정도 흐른다. 스위칭 스테이지와 Bleeding 회로 밑에 전류원과 임피던스 저항을 달아서 LNA가 있는 것처럼 설정해두고 설계하려고 한다. 스위칭 스테이지 전류와 브리딩 회로의 전류 비는 약 6.2:3.8로 보통 Bleeding 회로의 전류는 30~50%정도 가져가는것이 좋다고 한다. 하지만 걱정은 RES가 gain에 직접적으로 영향을 주는데 130ohm으로 굉장히 낮기 때문에 gain이 걱정이다. 그래도 우선적으로 rough하게 설계하는게 목적이여서 진행하려고 한다. 전류를 조절하는 방법은 Bleeding bias, width, 스위치 스테이지의 width를 조절하면서 맞춰준다. 그 이유는 아래의 전류는 6mA로 고정인 상태..

이전에 설계했던 NC LNA에서 diff -> single로 바꿔줘야 하기 때문에 mosfet을 하나 더 사용해서 NF를 처리해주고 한개의 아웃풋으로 바꿔주도록 하는 회로를 선택하였다. 해당 구조를 바탕으로 임피던스 매칭, BIAS등을 추가해서 SPEC을 맞추려고 한다. LC 공진탱크로 공진 주파수를 2.4Ghz로 맞춰준다. LC의 크기는 sweep해서 주파수의 peak인 지점을 파악 후 값을 골라주면 된다. 물론 이 L, C의 값은 임피던스 매칭, Linearity를 맞출때 다시 수정해줘야 하기 때문에 우선적으로 대략적인 값들을 확인해준다. 그 다음으로는 Linearity를 위해서 gm, gm', gm''을 bias로 sweep 하면서 알맞은 bias를 선택하면 된다. 이 다음은 이전 블로그처럼..