[석사 4학기] 11. Layout Posim 결과

Layout은 다음과 같이 처음 설계를 하였다. ind를 처음 사용해 보는것이라 IND를 연결할 때 어떻게 해야할지 잘 몰랐다. 

 

IND를 연결하는 방법은 아래의 그림처럼 OI로 IND를 연결하고 VIA Stack으로 OI -> M5로 연결하면 된다. 

 

다음과 같이 연결할 때 VIA의 크기가 커지면(row 1 col 3) DRC 에러가 발생해서 여러개의 VIA를 깔아서 연결 라인을 여러개를 깔아야 할 것 같다. 

 

위와 같이 Layout을 진행하고 Posim의 결과를 보았을 때 NF가 17dB가 나오는 것을 확인하였고 다른 시뮬은 더 이상 확인하지 않고 Layout 설계가 잘못되어서 NF가 크게 나왔다고 생각을 해서 수정을 하였다. 

 

수정하는 과정에서 알게 된 것은 IND와 연결하는 mosfet or RES, CAP의 거리가 짧을수록 성능이 좋아진다. 그 이유는 생각을 해보았을 때 IND는 이미 큰 저항, 캡 성분을 가지고 있고 SIZE가 크기 때문에 거리가 멀어질 수록 METAL 라인이 길게 생기고 그렇게 되면 저항 성분이 커지기 때문에 성능이 안좋아졌다고 생각한다. 

 

	Posim(수정전)	Posim(수정후)
NF	8.46dB	7.94dB
LNA GAIN	21.03dB	22dB
Conversion gain	12.84dB	13.6dB
Phase	165deg	180deg
S11 band	1.5Ghz	1.37Ghz

 

이런식으로 바뀐다음 Layout 내부에서 수정하여 우선은 어느정도 simulation의 값을 presim과 동일하게 가져가고 있다. 

수정방향은 레아아웃을 통해 틀어진 주파수를 LC탱크로 다시 맞추고 틀어진 impedance matching과 내부의 layout parameter 소자들을 수정하면서 값을 맞추었다. 

	Posim(수정전)	Posim(수정후)	수정 후
NF	8.46dB	7.94dB	6.36dB
LNA GAIN	21.03dB	22dB	21.03dB
Conversion gain	12.84dB	13.6dB	15.8dB
Phase	165deg	180deg	184deg
S11 band	1.5Ghz	1.37Ghz	1.2Ghz

 

그 다음은 Input Noise figure를 확인해서 NF, NFMIN이 최소화 되는 지점으로 주파수를 옮기고 그 다음 INPUT noise nV/sqrt(HZ)가 나오도록 하였다. 그래서 최종적으로

	Posim(수정전)	Posim(수정후)	수정 후	최종 수정
NF	8.46dB	7.94dB	6.36dB	5.36dB
LNA GAIN	21.03dB	22dB	21.03dB	22.13dB
Conversion gain	12.84dB	13.6dB	15.8dB	17.22dB
Phase	165deg	180deg	184deg	180deg
S11 band	1.5Ghz	1.37Ghz	1.2Ghz	1.37Ghz

 

	[1]	[2]	[3]	[4]	Work(presim)	Work(posim)
Freq(GHz)	1 - 5.5	0.1 - 3.85	2.4	2 - 10	2.4	2.4
Noise Figure(dB)	3.9(avg)	8.4 - 11.5	6	6.7 - 8.8	5.1	5.36
Conversion gain	17.5(power)	12.1(power)	21	17 - 20	19.7(power)	17.2(power)
P1dB(dBm)	-10.5	-12.83	N/A	N/A	-18	-16.02
IIP3(dBm)	0.84	N/A	N/A	-1	-5.2	-3.8
IIP2(dBm)	N/A	N/A	N/A	N/A	38	42.2
S11	<-8.8	<-10	<-10	N/A	<-10	<-10
Supply Voltage(V)	1.5	1.2	1.8	1.8	1.2	1.2
Power(mW)	34.5	9.8	1.62	7.2	14.4	13.6

 

 

이제 다음과 같은 성능으로 논문을 작성하려고 한다.