기본 설계 구조는 이전 포스팅과 같이 가져가고 mosfet의 W,L,Bias의 값들을 설정했다.
1. 전체 회로 구조
이전과 달라진 점은 각 output node가 Mixer의 source stage에 달리기 때문에 output node에 mixer stage 단을 대체 해주는 Load 저항과 캡을 달아주었다.
임피던스 매칭은 CG stage를 설계할 때 맞춰주었다가 CS stage를 추가로 달고 약간 수정을 해주었다.
2. mosfet 기생 캡과 Noise cancelling Equation
기생캡이 주는 영향은 전하가 많이 쌓이게 되면 기생캡의 사이즈는 커지게 되고 그렇게 되면 신호가 느려지게 된다.
신호가 느려지면 phase가 느려지게 된다.
Phase가 느려지면 NC LNA의 주된 회로 특성인 신호 위산차가 맞지 않는다는 것이고 그렇게 되면 신호증폭, 노이즈 캔슬링에 영향을 주게된다.
신호는 위상차가 180이 나면 두배로 증폭되고 노이즈는 상쇄되기 때문이다.
또한, pole에도 영향을 준다. fp = 1/2*pi*RC 식인데 cap이 커지게 되면 pole이 작아지게 된다. pole은 gain이 3dB 감소하는 주파수이고 이후로 부터 급격히 gain이 줄어든다. pole이 target 주파수보다 작다면 target하는 지점에서의 gain은 사용할 수 없을정도로 줄어들기 때문에 굉장히 중요한 역할을 한다.
Noise Cancelling Equation은
다음 식과 같이 적용이 되며 일반적인 공식일 뿐 추가적으로 영향을 주는 요소가 있을 수 있다. 해당 식만 가지고 계산을 해보았을 때 gm,CS는 47mS이고 Rs는 50ohm이므로 대략 NF Factor가 1.6정도 나온다.
이를 NF(dB) scale로 표현하면 10*log10(nf) 이므로 값은 대략 계산상으로는 2dB정도가 나온다.
3. 실제 시뮬레이션 측정 결과
AC SIM은 표와 같이 분석결과가 나왔고 tran sim으로 출력신호가 제대로 증폭되는 것을 확인하였다.
Sparameter의 결과로 input impedance와 NF를 확인하고 PSS, PAC로 P1dB와 IIP3의 값도 확인하였고 결과도 나쁘지 않게 나와서 이대로 진행하기로 하였다.
4. OUTPUT impedance
현재 CG단의 임피던스가 너무 크게 나오고 있다. 임피던스 매칭 회로에 의해서 그런 것 같은데 우선 Mixer까지 설계해보고 붙여서 테스트 했을 때 디테일하게 잡아야 할 것 같다.